台积电官方辟谣:诈骗集团假冒魏哲家董事长名义诱导投资,切勿上当

2024-09-03 12:12:35

编辑:阳阳资源网

近日消息,在近期有不法分子假冒台积电董事长兼总裁魏哲家的身份,在Facebook上创建账号,假借传授理财知识之名,引诱用户加入投资群组,意图进行诈骗活动。对此,提醒公众应提高警惕,核实信息来源,谨慎对待网络投资邀约,避免财产损失。

台积电官方辟谣:诈骗集团假冒魏哲家董事长名义诱导投资,切勿上当

台积电就此特别发文澄清回应表示:

最近诈骗手法层出不穷,台积电公司董事长暨总裁魏哲家及经营团队、创办人张忠谋博士及其夫人(台积电慈善基金会董事长)张淑芬女士皆没有用个人身份经营任何公开脸书帐号或社群媒体粉丝页 / 社团 / 社群,亦不曾参与任何投资或股票买卖相关之公开团体、刊登此类广告、或分享投资理财经验。请大家明鉴不要上当。

如有冒用身份情事,本公司亦保留法律追诉权。

从台积电官网获悉,魏哲家于 2024 年 6 月续任台积电总裁并接替刘德音担任公司董事长一职,全面掌舵这家晶圆代工龙头。

台积电加入玻璃基板竞赛:英特尔、三星面临强敌,2025年或迎芯片生产新纪元

近日消息,有媒体称得益于英伟达的积极推动,台积电正加速其在半导体领域的技术创新步伐。台积电不仅全力推进半导体扇出面板级封装(FOPLP)技术的应用,力求提升芯片封装效率与性能,同时加大对玻璃基板研发工艺的投资力度,力求在材料科学上实现重大突破,这反映出双方对未来高性能计算需求的积极应对策略。

台积电加入玻璃基板竞赛:英特尔、三星面临强敌,2025年或迎芯片生产新纪元

台积电将会在 9 月召开的半导体会议上,公布 FOPLP 封装技术细节,并公开玻璃基板尺寸规格。

玻璃基板制程涵盖玻璃金属化(Glass Metallization)、后续的 ABF 压合制程,及最终的玻璃基板切割。

在玻璃金属化完成后的玻璃又称做“Glass Core”,制程涉及 TGV(Through-Glass Via)、湿蚀刻(Wet Etching)、AOI 光学检测、镀膜(Sputtering)及电镀(Plating)。

玻璃基板的尺寸为 515×510mm,在半导体和载板制程中均属于全新制程,其关键在于第一道工序“TGV”。

尽管这项技术早在 10 年前就已问世,但其速度未能满足量产需求,仅能达到每秒 10~50 个孔,使得玻璃基板技术至今尚未能起飞。

目前仅英特尔宣称具备量产能力,尚未有其他厂商能提供完整且成熟的制程设备或服务,但业界则盛传台积电已重启研发。

关于玻璃基板何时投放市场,之前的一篇报道披露,主要制造商都把解决方案投放市场的时间窗口定在了 2025-2026 年,其中英特尔和台积电走在了前列。

台积电背供技术:瞄准2026量产,革新高效能,挑战生产极限与成本壁垒

7月4日消息,台积电宣布其背面供电(Backside Power Delivery,简称BSPD)技术已步入研发关键阶段,目标锁定于2026年实现大规模量产。

台积电背供技术:瞄准2026量产,革新高效能,挑战生产极限与成本壁垒

这一突破性技术被赞誉为半导体领域最直接且高效的解决方案,旨在解决当前高性能芯片面临的供电难题,尤其是在晶体管尺寸不断缩小、密度急剧增加的背景下,传统供电方式已难以满足日益增长的电力需求。

为什么要背面供电网络?

由于晶体管越来越小,密度越来越高,堆叠层数也越来越多,因此想要为晶体管供电和传输数据信号,需要穿过 10-20 层堆栈,大大提高了线路设计的复杂程度。

背面供电技术(BSPDN)将原先和晶体管一同排布的供电网络直接转移到晶体管的背面重新排布,也是晶体管三维结构上的一种创新。

该技术可以在增加单位面积内晶体管密度的同时,避免晶体管和电源网络之间的信号干扰,减轻线路后端的布线拥塞并提供电源性能优势,增强芯片的可靠性。

技术难点

背面供电的难点在于需要打磨晶圆(wafer)背面,让其薄到将近可以接触电晶体,但同时,这样会使晶圆刚性大打折扣,因此必须在晶圆正面键合一片载体晶圆(carrier wafer),来承载背面制造过程。

另外在 nTSV(纳米硅穿孔)工艺中,为要确保纳米级孔中铜金属涂布均匀,也需要更多设备协助检测。

台积电的更为直接、高效

查询公开资料,全球背面供电网络技术目前有 3 种解决方案:

英特尔的 PowerVia

比利时微电子研究中心(imec)的 Buried Power Rail

台积电的 Super PowerRail

晶体管由四个主要组件组成,包括源极、汲极、通道和闸极。源极是电流流入晶体管的入口,而汲极是出口;通道和栅极依序负责协调电子的运动。

台积电的 A16 节点制程技术中的电力传输线直接连接到源极和汲极,因此要比英特尔的背面供电技术更加复杂。台积电表示,其决定采用更复杂的设计原因是有助于提高客户芯片的效能。

台积电表示在相同工作电压(Vdd)下,使用 Super PowerRail 的 A16 节点运算速度要比 N2P 快 8~10%;相同运算速度下,功耗降低 15%~20%,芯片密度提升高达 1.10 倍。

台积电所采用方式最直接、有效,但代价是生产复杂且昂贵。为反映价值,台积电在价格方面也进行调整,据悉先进制程部分已成功涨价,并在明年 1 月开始涨价,特别针对 3nm / 5nm AI 产品线,调整 5%~10%。

相关推荐

版本所有Copyright © 2009-2019 hnqyjy.cn
Copyright 渝ICP备20008086号-34